【導讀】本文作為系列文章的第4部分，提出了一套系統(tǒng)化的設計流程，指導工程師在布局初期即優(yōu)先處理電源系統(tǒng)與關鍵信號布線，并科學確定從2層到8層設計的最佳疊層配置。通過在早期確立正確的層數(shù)和場約束結構，不僅能確保每條傳輸線擁有專用空間以避免電磁干擾，還能有效避免設計中途因返工帶來的高昂成本，為構建高可靠性的PCB奠定堅實基礎。
第3部分已討論了原理圖審查、元件布局及接地架構，本文將轉向后續(xù)的布線決策。電源系統(tǒng)布線應在布局初期（信號布線開始之前）予以重視，因為電源系統(tǒng)是PCB面積的主要消耗者之一，且直接影響層數(shù)和疊層結構的選擇。本系列文章第4部分提出了一套系統(tǒng)化流程，用于確定從2層到8層設計的正確層數(shù)及最佳疊層配置，確保每個信號均擁有專用的、場約束的傳輸路徑。在布局伊始即遵循此流程，可避免設計中途返工帶來的高昂成本。
引言
本系列第3部分闡述了如何解讀并整理布局原理圖、如何進行元件布局、如何在接地平面與接地樹之間做出選擇。完成這些基礎決策后，便需著手處理布線本身，而首要布線任務并非信號，而是電源系統(tǒng)。本文將討論以下內容：
如何對電源系統(tǒng)進行布線，以支持低頻和高頻電流傳輸且不產(chǎn)生干擾。
需要多少層（通常與網(wǎng)絡數(shù)量相關）才能布設所有傳輸線，確保每條傳輸線均擁有專用傳輸空間，從而避免干擾和電磁干擾(EMI)。
如何選擇正確的疊層配置，以確保每個信號層的場均得到有效約束。
本文概述的流程直接基于第3部分的布局和接地決策。按順序執(zhí)行步驟，即先處理電源系統(tǒng)和關鍵信號，再確定層數(shù)，最后確定疊層結構，有助于盡早確立正確配置，避免布局中途返工帶來的高昂成本。
系統(tǒng)布線
一些設計人員會將電源和接地留至PCB布局流程的最后階段處理。建議在元件布局完成后立即處理此項工作，理由如下。設計過程中必須考慮PCB的層數(shù)和疊層結構。兩者均取決于設計復雜度和可用PCB尺寸。在布線開始后做出此項決定亦無不可。例如，除走線總數(shù)外，大電流走線（需加寬走線）、高壓網(wǎng)絡（需增加網(wǎng)絡間距）及安全間距均會改變PCB面積需求。此類走線比低壓/小電流模擬及數(shù)字信號占用更多PCB空間。電源/接地系統(tǒng)同樣占用大量PCB空間，因此接下來將重點討論此項內容。越早確定正確的層數(shù)和疊層結構，效果越好。
一旦完成元件布局及接地/電源系統(tǒng)設計，即可開始信號布局。這項任務應優(yōu)先處理關鍵走線。在進行其他工作之前，務必確保布局中重要（此時未必困難）的網(wǎng)絡已正確布設。關鍵網(wǎng)絡包括所有敏感模擬信號及高速電路。對于每條走線，始終需考慮地平面中的高低速回流路徑、去耦及電源獲取。對于接地，高速路徑相對簡單，因為根據(jù)法拉第定律，它將直接位于信號走線下方。應保持此區(qū)域專用于該信號。低頻回流將沿最小阻抗路徑流動（如第3部分所述），利用所有可用銅箔。
系統(tǒng)布局
大多數(shù)信號走線采用50Ω阻抗，原因充分。走線的無損阻抗為√((L/C)，其中L為單位長度電感，C為單位長度對地平面電容。50Ω走線較窄（有利于節(jié)省空間），且與地平面之間的環(huán)路面積較小。就帶寬而言，50Ω亦是理想阻抗值。阻抗低于50Ω時，電感將成為主要誤差源；阻抗遠高于50Ω時，則易受容性短路影響，且在標準PCB尺寸下難以實現(xiàn)。上述論點與電力傳輸無關。如坡印廷矢量S = E×H所述，能量流動與傳輸線阻抗無關。例如，傳輸10V、10A的100W功率時：高阻抗線路需更大的場域面積或空間，以補償10V、10A輸入功率下較低的場強。低阻抗線路（介質空間較?。﹦t以更強的場強（E和H）補償較小的體積。不同線路阻抗間顯著變化的關鍵在于線路改變能量傳輸速率的能力；設計PCB電源系統(tǒng)時需仔細考量這一點。
低阻抗線路電感較低，可快速傳輸功率，因為線路上電流隨時間的變化率等于電壓除以電感(V = Ldi/dt)。較低的電感使電流能在更短時間內升至更高值（在理想電壓供電總線中，線路電壓不變，因此S = E×H中的E場始終保持恒定）。除支持負載快速變化外，低阻抗電力傳輸也是解決干擾問題的唯一方案，其原因耐人尋味。電源系統(tǒng)實質上是所有電路的公共連接。例如，考慮兩個共用電源和地的數(shù)字電路。此時，每個線路驅動器可將信號線連接至電源或地。當信號線連接至公共電源時，需注意可能還有許多其他數(shù)字走線也連接至同一電源。這實質上將所有走線短接至同一網(wǎng)絡。為確保正常工作，電源線阻抗必須極低，以防止兩個（或多個）信號相互干擾。
用于電源和地的銅箔在引導能量及提供場約束方面發(fā)揮同等重要作用。然而，模擬設計與數(shù)字設計的實施要求可能有所不同。在數(shù)字設計中，傳輸線硬連接至電源時，需采用低阻抗、寬帶寬電源以防止EMI和信號干擾。對于模擬設計，實際電源網(wǎng)絡不必為平面，但采用低阻抗、高頻電源始終是明智之選。模擬系統(tǒng)仍需在系統(tǒng)模擬帶寬內進行去耦（保持低阻抗），通?？赏ㄟ^去耦電容實現(xiàn)。
若預算允許在疊層中增加額外層，建議采用帶狀線（而非微帶線）設計。數(shù)字邏輯需使用電源和地平面，而模擬電源可通過通常按x/y網(wǎng)格布置的走線進行布線，每層布線方向應保持一致。務必關注走線載流能力，并將此電源走線視為與其他傳輸線相同（鄰近地平面）。對于電源和地的各分支，較大電流應優(yōu)先進入電源走線，其次為變化電流，最后為較小電流。
在大致了解所需PCB面積、電源系統(tǒng)構建方式及一般布線順序后，繼續(xù)布設PCB其余部分。注意，前文未提及關于敏感走線的任何規(guī)則。敏感走線應僅考慮傳輸線和模擬功能的需求。對于PCB其余部分，與電源系統(tǒng)布局相同，必須遵循相同規(guī)則以完成布局（在疊層中選擇一致的布線方向/層）。注意，此類規(guī)則具有靈活性（有時可打破），但絕不應損害場約束或EMI/電磁兼容性(EMC)最佳實踐。疊層中每一層最好遵循與電源布線相同的一般布線方向。
在此之前，需放置所有元件，估算可能需要的層數(shù)，并定義疊層結構。
確定層數(shù)和疊層結構
元件布局和布線應按功能模塊逐一進行，因為原理圖上的大多數(shù)連接將在設計中的某個模塊或電路組內完成。對層數(shù)要求最嚴格的模塊或電路組將決定整塊PCB的層數(shù)。實際疊層結構（哪些層為地/信號）在PCB不同模塊間無需保持一致。
按模塊劃分原理圖/PCB電路。
根據(jù)電路限制層數(shù)的可能性排列電路。按功能考慮傳輸線類型（電源或信號），及其對干擾的敏感程度或自身發(fā)出電磁輻射的可能性。
按層數(shù)需求（估算）對電路組排序。
確定第一組的疊層結構。這將決定PCB的層數(shù)。
依次確定其余電路組的疊層結構。
按相同順序放置各電路組元件。
按模塊將元件逐一放置在PCB上，從前一列表中的第一個模塊開始。此步驟有助于確定所需總面積。完成后，開始處理模塊1（最有可能決定層數(shù)的模塊）。開始布局時需確定疊層結構，因此先從4層板入手。4層板是以最低成本和最少工作量獲得良好效果的最小層數(shù)。
按照上述流程，首先布設電源系統(tǒng)，然后布設關鍵網(wǎng)絡，采用圖1所示4層板的第一種選項。
圖1：PCB疊層選項，其中S = 信號，P = 電源，G = 地
外面兩層用于信號，里面兩層用于地。
此方法可減少過孔數(shù)量，對開關電源布局具有顯著優(yōu)勢，因而是首選方法。
外面兩層用于地，里面兩層用于信號。
這種做法有助于最大限度減少電磁輻射和干擾的產(chǎn)生。但由于元件位于PCB表面，每個引腳均需一個過孔。接下來，選擇每層其余走線的布線方向并繼續(xù)布線。始終按重要性順序布設網(wǎng)絡。這雖有難度，但透徹理解電路細節(jié)對于PCB布局至關重要。完成第一個模塊后，以相同方式處理第二個模塊。前幾個模塊的布局很可能揭示是否需要更多層。除非存在嚴重成本限制，否則不建議采用2層板。
當層數(shù)超過六層時，可用疊層選項數(shù)量顯著增加。圖1概述了本文討論的一些可能性。
在所有疊層結構中，頂層和底層均同時用于信號和地。由于元件布局原因，頂層和底層的信號走線不可避免。對于2層疊層，地線必須與信號線相鄰或直接位于對面層下方布設。布線完成后，應通過銅填充最大化電源對地電容。對于4層疊層，信號和電源共用第2層和第4層，而信號和地共用第1層和第4層。對于6層和8層疊層，層數(shù)已足夠容納更多信號層及合適的疊層設計。
2層板
可選方案較少。一種方案是頂層布設電源，底層布設地（一般而言）。僅有兩層時，每個連接的接地需直接布設在信號走線下方或旁邊。完成此操作后，可用銅（電源）填充頂層剩余區(qū)域，用銅（地）填充底層剩余區(qū)域。切記，目標是實現(xiàn)場約束。只要每個信號均有相鄰接地，即可實現(xiàn)此目標（盡管場約束效果不如帶狀線傳輸線）。優(yōu)點是所有頻率的信號均將沿設定的回流路徑流動。對于這種2層方案，低阻抗電源僅來自去耦電容，且僅在較低頻率下有效，因為可用平面電容較少。對于具有多個電源軌的PCB，2層方案更為困難，尤其當這些電源共用同一PCB區(qū)域時。
4層板
可接受的疊層結構如圖1所示。在這兩種布局中，均可實現(xiàn)場約束，因為每個信號層（為每層選擇布線方向）均有專用地平面，無任何阻礙。6層和8層板有更多選擇。
迄今為止，上述疊層結構均假設采用完整地/電源平面，這對于純數(shù)字設計而言是合理假設，因為回流電流均可通過法拉第定律確定。若設計包含模擬電路，尤其涉及超敏感測量（微伏或皮安級）或高精度要求時，則需考慮更多因素。高速模擬或射頻設計涉及不同考量，將在本系列第5部分中討論。
結語
電源系統(tǒng)布線和疊層選擇不宜推遲至布局最后階段。在元件布局完成后立即處理電源系統(tǒng)，并按模塊系統(tǒng)性地確定層數(shù)和疊層結構（從要求最高的電路組開始），可為整個設計奠定堅實基礎。4層板幾乎總是合適的起點，本文概述的疊層選項適用于大多數(shù)設計。對于含精密模擬電路、多接地系統(tǒng)或面臨顯著散熱挑戰(zhàn)的設計，本系列第5部分將討論額外的布局注意事項，以確保設計順利完成。
參考文獻
Richard P. Feynman、Robert B. Leighton和Matthew Sands。費曼物理學講義，第二卷：新千年版：主要涉及電磁學和物質。Basic Books，2011年。
Howard W. Johnson和Martin Graham，High-Speed Digital Design: A Handbook of Black Magic，PTR Prentice Hall，1993年4月。
Ralph Morrison。Fast Circuit Boards: Energy Management，John Wiley & Sons Publications，2018年1月。
作者簡介
James Niemann于2020年3月加入ADI公司，目前擔任現(xiàn)場應用工程師，在美國俄亥俄州克里夫蘭工作。James擁有超過35年的豐富工作經(jīng)驗，曾從事測試與測量設備設計工作，目前擔任ADI現(xiàn)場應用工程師。他持有15項專利。
結論
通過按模塊系統(tǒng)性地評估電路需求，并從要求最高的電路組出發(fā)確定疊層配置，設計師能夠建立起低阻抗、低干擾的電源分配網(wǎng)絡。對于絕大多數(shù)設計而言，以4層板作為起點并結合文中推薦的疊層選項，能夠在成本與性能之間取得最佳平衡。針對包含精密模擬電路或復雜多接地系統(tǒng)的特殊設計，后續(xù)的第5部分將進一步探討相應的布局注意事項，以確保整個PCB設計流程的嚴謹與順利完成。
