【導(dǎo)讀】碳化硅（SiC）功率器件對柵氧化層界面質(zhì)量、陷阱電荷等參數(shù)的精確表征提出更高要求。傳統(tǒng)準(zhǔn)靜態(tài)C-V測試在SiC大電容器件上易出現(xiàn)結(jié)果失穩(wěn)問題。吉時利4200A SCS引入恒流激勵準(zhǔn)靜態(tài)C-V（Force-IQSCV）技術(shù)，以恒定電流激勵替代傳統(tǒng)步進(jìn)電壓-電流采集路徑，為SiC MOS器件提供更穩(wěn)定、快速的測試方案。本文系統(tǒng)解讀該技術(shù)的原理、配置、校準(zhǔn)及數(shù)據(jù)分析流程。
電容 電壓（C V）測量是半導(dǎo)體材料與器件工藝表征的重要手段，廣泛應(yīng)用于 MOS 器件分析。借助 C V 測試數(shù)據(jù)，可提取氧化物可動電荷、氧化層電容、界面陷阱、摻雜分布、平帶電壓、摻雜濃度、少數(shù)載流子壽命以及輸入輸出電容等多項(xiàng)關(guān)鍵器件參數(shù)。
傳統(tǒng)準(zhǔn)靜態(tài) C V 測試大多依靠源測量單元（SMU）輸出步進(jìn)電壓、采集響應(yīng)電流完成測試，該方案在硅基 MOS 器件測試中表現(xiàn)良好。但針對碳化硅（SiC）MOS 器件，器件本身電容偏大，基于測電流的傳統(tǒng)準(zhǔn)靜態(tài)方案容易出現(xiàn)測試結(jié)果失穩(wěn)的問題。
為解決傳統(tǒng)準(zhǔn)靜態(tài)測試中步進(jìn)電壓、電流采集帶來的各類弊端，吉時利 4200A SCS 參數(shù)分析儀推出恒流激勵準(zhǔn)靜態(tài) C V（Force IQSCV）測試技術(shù)：對被測器件施加恒定電流，采集電壓與時間信息，換算得到電容值。該技術(shù)用于 SiC 功率 MOS 器件測試具備多項(xiàng)優(yōu)勢：僅需單臺配置前置放大器的 SMU 模塊、測試速度更快、易于建立器件穩(wěn)態(tài)條件、解決低輸出阻抗模式下電容計算不穩(wěn)定問題；支持開路補(bǔ)償與漏電校準(zhǔn)，測試數(shù)據(jù)與吉時利 595 準(zhǔn)靜態(tài) C V 表具備良好一致性，可開展基于正、反向掃描曲線提取界面陷阱密度 DIT 的相關(guān)研究，適合 20pF 以上大容量器件測試。
自 Clarius V1.14 版本起，F(xiàn)orce IQSCV 測試程序已集成至吉時利 4200A SCS 配套軟件測試庫，運(yùn)行該測試功能需使用帶前置放大器的 SMU，是整套測試庫中眾多測試組件之一。
三步完成正向和反向準(zhǔn)靜態(tài)C-V掃描
進(jìn)行SiC功率MOSFET測試時，SMU的ForceHI端連接器件柵極，F(xiàn)orceLO端連接短接在一起的漏極和源極。完整測試由三個步驟構(gòu)成。
預(yù)充電階段：SMU 輸出恒定正向電流，將器件電壓從初始狀態(tài)充電至用戶設(shè)定最大電壓 VMax，本階段采集數(shù)據(jù)不參與電容計算。
反向掃描：電壓達(dá)到 VMax 后切換為負(fù)向恒定電流，持續(xù)采集器件電壓直至電壓降至 VMin，計算生成反向 C V 曲線 Cr。
正向掃描：再次切換為正向恒定電流，器件電壓由 VMin 回升至 VMax，得到正向 C V 曲線 Cf。
通過施加正負(fù)恒定電流，可以在一次測試流程中獲得器件的正向和反向準(zhǔn)靜態(tài)C-V數(shù)據(jù)。正反向曲線之間出現(xiàn)的電壓偏移、遲滯或局部峰值，還可以進(jìn)一步反映器件內(nèi)部電荷變化。
圖1：Force-IQSCV通過施加正負(fù)恒定電流并測量電壓隨時間的變化，分別獲得SiCMOSFET的反向和正向C-V曲線。
在Clarius中建立Force-IQSCV測試
從ClariusV1.14開始，F(xiàn)orce-IQSCV測試已包含在4200A-SCS附帶的軟件測試庫中。用戶可以在Clarius測試庫中搜索“force-IQSCV”或“qscv”，并根據(jù)測試對象選擇：sic-mosfet-force-i-qscv，用于SiCMOSFET；sic-moscap-force-i-qscv，用于SiCMOS電容。
用戶也可以通過UTM自定義測試，并調(diào)用QSCVulib用戶庫中的force_current_CV模塊，建立適用于其他器件的測試項(xiàng)目。在配置界面中，主要需要設(shè)置SMU、施加電流、限壓、最大和最小測試電壓、最大測試時間、PLC積分時間等參數(shù)。同時，還可以根據(jù)測試需求啟用漏電校準(zhǔn)、電容偏移和開路補(bǔ)償。
圖2：Clarius集成了SiCMOSFET及MOS電容的Force-IQSCV測試庫，并支持測試電流、掃描電壓、PLC及校準(zhǔn)方式配置。
施加電流不是越大越好
對于SiCMOSFET，測試電流通常位于數(shù)百皮安至納安范圍。測試電流過低，器件充放電速度較慢，整個測量過程可能持續(xù)很長時間；測試電流過高，則可能僅采集少量數(shù)據(jù)點(diǎn)便達(dá)到限壓，使測試提前終止?？蓪y試電流初步設(shè)置為待測最大電容數(shù)值的大約三分之一。例如，若預(yù)計最大電容約為2.4nF，則可以從約800pA的施加電流開始測試，再根據(jù)結(jié)果進(jìn)行調(diào)整。
PLC決定噪聲與測試速度的平衡
PLC參數(shù)用于調(diào)整測量積分時間，可以設(shè)置在0.01至10之間，通常使用1至6。增加PLC可以降低噪聲，但也會延長測試時間，并改變相鄰測量點(diǎn)之間的電壓步長。為了獲得較好的曲線分辨率，電壓步長建議保持在50至100mV之間。
由于Force-IQSCV需要測量很小的電荷，對器件和測試連接進(jìn)行靜電屏蔽也非常重要。該方法的最小可測電容約為10至20pF，但更適合電容處于nF范圍的SiC器件。
漏電與測試夾具電容如何影響測試結(jié)果？
在理想情況下，SMU施加的電流主要用于器件電容充放電。但實(shí)際SiC器件可能存在一定漏電流。如果漏電流在總施加電流中的占比過高，直接計算得到的電容便會產(chǎn)生誤差。
Clarius提供漏電校準(zhǔn)功能。啟用后，軟件首先利用恒定電流生成正向和反向C-V曲線，然后在對應(yīng)電壓點(diǎn)測量漏電流，最后根據(jù)測得的漏電流校正電容結(jié)果。
需要注意的是，用于器件充放電的位移電流必須高于漏電流，否則無法可靠完成校準(zhǔn)。若校準(zhǔn)后的曲線仍然存在較明顯噪聲，可以適當(dāng)提高施加電流后重新測試。經(jīng)過校準(zhǔn)后，正向和反向曲線的整體關(guān)系更加清晰，能夠降低漏電對結(jié)果的影響。
未進(jìn)行漏電校準(zhǔn)的正向和反向C-V曲線； 進(jìn)行漏電校準(zhǔn)后的正向和反向C-V曲線。
圖3：對每個電壓點(diǎn)的漏電流進(jìn)行測量和校正，可以降低器件漏電對Force-IQSCV結(jié)果的影響。
除了器件漏電，電纜、測試夾具和探針自身的寄生電容也會給測試結(jié)果帶來固定偏移。Clarius提供電容偏移和開路補(bǔ)償功能。執(zhí)行開路補(bǔ)償時，需要先移除DUT或抬起探針，在開路狀態(tài)下測得測試系統(tǒng)的平均寄生電容；重新連接器件后，軟件再從后續(xù)結(jié)果中減去該偏移。不過，對于電容達(dá)到nF量級的SiC器件，電纜和夾具通常只有數(shù)十pF，因此開路補(bǔ)償不一定總是必要。是否啟用應(yīng)根據(jù)器件電容和所需測試精度確定。
從電壓-時間數(shù)據(jù)到完整的正反向C-V曲線
完成測試后，Clarius分析界面會同時顯示兩類結(jié)果：
左側(cè)為器件電壓隨時間變化的曲線，可以看到從VMax下降到VMin，再重新回到VMax的完整掃描過程；右側(cè)為推導(dǎo)得到的反向和正向C-V曲線。測試示例采用8×10?1?A的施加電流和4PLC，獲得的電壓步長接近80mV。結(jié)果顯示，正向和反向曲線之間存在明顯的電壓偏移和局部峰值。
這些現(xiàn)象并不一定是測量錯誤。它們可能與器件內(nèi)部陷阱電荷、可動離子電荷或器件結(jié)構(gòu)相關(guān)的電荷移動有關(guān)。
圖4：Clarius可同時顯示電壓隨時間的變化以及正向、反向準(zhǔn)靜態(tài)C-V曲線，便于觀察掃描遲滯和局部峰值。
Force-IQSCV測量結(jié)果是否可靠？
為了驗(yàn)證Force-IQSCV方法，將其結(jié)果分別與Keithley595準(zhǔn)靜態(tài)C-V表和高頻C-V測量進(jìn)行了比較。Keithley595采用反饋電荷方法推導(dǎo)電容，過去曾廣泛用于準(zhǔn)靜態(tài)C-V測量。在SiCMOS電容上，595和Force-IQSCV方法獲得的正向及反向曲線基本重合。在封裝SiCMOSFET測試中，兩種方法得到的曲線同樣具有較好的相關(guān)性，并且Force-IQSCV曲線表現(xiàn)出更低的噪聲。
圖5：Force-IQSCV與Keithley595準(zhǔn)靜態(tài)C-V結(jié)果具有良好相關(guān)性，并在該封裝SiCMOSFET示例中表現(xiàn)出更低噪聲。
通過使用4200A-SCS的4215-CVU電容電壓單元進(jìn)行了高頻C-V測試。準(zhǔn)靜態(tài)正向和反向曲線中的電壓偏移和局部峰值，在高頻C-V曲線中并未出現(xiàn)。這說明準(zhǔn)靜態(tài)與高頻C-V觀察到的器件響應(yīng)并不完全相同，兩種方法能夠從不同角度反映器件特性。
圖6：高頻C-V曲線中未出現(xiàn)準(zhǔn)靜態(tài)掃描所觀察到的偏移和局部峰值，反映不同測試頻率下的器件響應(yīng)差異。
利用正反向掃描分析內(nèi)部電荷與界面陷阱
Force-IQSCV的價值不僅是獲得一條準(zhǔn)靜態(tài)C-V曲線，還在于它能夠準(zhǔn)確記錄施加給器件的總電荷，并同時獲取正向和反向掃描數(shù)據(jù)。對于SiCMOSFET，器件內(nèi)部電荷會造成正向和反向曲線在柵極電壓軸上發(fā)生偏移。直接在相同柵極電壓Vg下比較兩條曲線，并不能準(zhǔn)確反映SiC/SiO?界面的狀態(tài)。
因此，將正向和反向C-V曲線轉(zhuǎn)換為表面電勢Vs的函數(shù)：Vs=Vg-Vox。其中：Vox=Q/Cox，Vg為柵極端電壓，Q為SMU提供給器件的總電荷，Cox為氧化層電容。
通過扣除氧化層上的電壓，可以校準(zhǔn)正反向曲線之間由內(nèi)部電荷造成的整體電壓偏移，使兩條曲線能夠在相同表面電勢下進(jìn)行比較。
帶表面電勢Vs的SiCMOS器件連接及電壓關(guān)系； 正反向電容隨界面電壓變化的曲線。
圖7：將C-V曲線從柵極電壓轉(zhuǎn)換為表面電勢，有助于校正SiCMOS器件內(nèi)部電荷引起的電壓偏移。
在相同表面電勢下對正向和反向電容進(jìn)行插值后，再從測得電容中去除氧化層電容Cox，可以獲得更直接反映器件界面響應(yīng)的電容分量。最后，根據(jù)校正后的正向和反向曲線差異，可以計算由陷阱電荷引起的界面陷阱電容CIT，并進(jìn)一步推導(dǎo)界面陷阱密度DIT。
圖8：正向和反向準(zhǔn)靜態(tài)C-V曲線的差分分析，為提取SiCMOS器件的界面陷阱電容和界面陷阱密度提供了直接路徑。
需要注意的是，對于SiCMOS電容的DIT測量，通常還需要結(jié)合高頻和低頻數(shù)據(jù)，并確保兩類測試使用相同的電壓差。作者仍在繼續(xù)研究利用Force-IQSCV提取SiCMOS電容和MOSFETDIT的方法，因此正式傳播時不建議將其描述為適用于所有器件的成熟標(biāo)準(zhǔn)化流程。
結(jié)語
Force-IQSCV為SiCMOS器件的準(zhǔn)靜態(tài)C-V測量提供了一種不同于傳統(tǒng)電壓步進(jìn)方法的測試路徑。通過一個帶前置放大器的SMU施加正負(fù)恒定電流，4200A-SCS可獲取器件電壓隨時間的變化，并推導(dǎo)正向和反向C-V曲線。恒定電流有助于使測試系統(tǒng)保持穩(wěn)定，并能夠準(zhǔn)確記錄提供給器件的總電荷。
結(jié)合Clarius內(nèi)置測試庫、漏電校準(zhǔn)、開路補(bǔ)償和參數(shù)分析功能，工程師不僅能夠獲得SiCMOSFET和MOS電容的準(zhǔn)靜態(tài)C-V特性，還可以進(jìn)一步觀察正反向掃描之間的偏移和峰值，分析器件內(nèi)部電荷，并探索界面陷阱密度的提取。
測試結(jié)果還表明，F(xiàn)orce-IQSCV與Keithley595準(zhǔn)靜態(tài)C-V方法具有良好的結(jié)果相關(guān)性，并能夠與4215-CVU高頻C-V測量形成互補(bǔ)，為SiC器件的材料研究、工藝優(yōu)化和可靠性分析提供更加完整的數(shù)據(jù)基礎(chǔ)。
